AGBAboutImpressum

Altera Cyclone II EP2C35 Entwicklungsboard v1.1

anklicken, um zu vergrößern

Altera Cyclone II EP2C35 v1.1 Oberseite, Schrägsicht


anklicken, um zu vergrößern

Altera Cyclone II EP2C35 v1.1 Unterseite, Schrägsicht


anklicken, um zu vergrößern

Altera Cyclone II EP2C35 v1.1 Oberseite


anklicken, um zu vergrößern

Altera Cyclone II EP2C35 v1.1 Unterseite


Technische Daten:

  • Altera Cyclone II EP2C35-F672C8 FPGA mit 33.216 LEs (LE=LUT+FF), 35 Multiplizierern, 473 kBit RAM, HSR/PRP-Core
  • Insgesamt 88 I/Os auf unteren (RM 2.54mm) und 84 I/Os auf oberen (SMD) Buchsenleisten exklusiv verfügbar,
  • Bis zu 256 MByte SDRAM (SODIMM Speichermodul, 64-Bit Busanbindung),
  • 16 MByte Flash zum Speichern von bis zu 8 FPGA-Konfigurationen und eigenen Daten (16-Bit Busanbindung),
  • Mini Secure Digital Card Sockel (z.Z. in Größen von bis zu 4GByte verfügbar),
  • 10/100 Mbit Fast Ethernet Schnittstellenkontroller,
  • USB 2.0 high speed (480 Mbit) Schnittstellenkontroller,
  • FPGA-Konfiguration über USB möglich - kein extra Programmierkabel notwendig,
  • Vorprogrammierter Xilinx CLPD XC9572XL zum Laden von einer der 8 möglichen Konfigurationen - die gewünschte Konfiguration wird über DIP Schalter eingestellt,
  • 25 MHz Systemoszillator,
  • Reloadtaster, ein entprellter Anwendertaster und drei Anwender-LEDs,
  • Die Spannung von 1.2 Volt (FPGA-Core) wird mit einem hocheffizienten Schaltregler erzeugt,
  • Die Spannung von 3.3 Volt ist an den Buchsenleisten verfügbar,
  • JTAG Schnittstelle,
  • 6 Lagen Multilayer Platine, (grüner Lötstoplack + weisser Bestückungsdruck),
  • Spannungsversorgung: 5 Volt (+/-10%, geregelt), mindestens 1A,
  • Abmessungen: 96mm x 68mm,
  • Kompatibel mit der frei verfügbaren Altera Entwicklungssoftware,
  • In Praxis erprobtes NIOS II System

anklicken, um zu vergrößern

Blockdiagramm

2005 - 2017 Valerij Matrose