AGBAboutImpressum

Anschlußbelegungen Virtex II Pro Board

  SDRAM - FPGA-Pin   Flash - FPGA-Pin   J2 CON - FPGA-Pin/Vcc   J3 CON - FPGA-Pin/Vcc 
DQ0 - D15
DQ1 - C16
DQ2 - D16
DQ3 - D17
DQ4 - C21
DQ5 - C22
DQ6 - D21
DQ7 - D22
DQ8 - H18
DQ9 - J18
DQ10 - K18
DQ11 - L18
DQ12 - E21
DQ13 - E22
DQ14 - F21
DQ15 - F22
DQ16 - N21
DQ17 - P22
DQ18 - P21
DQ19 - R22
DQ20 - R21
DQ21 - T22
DQ22 - T21
DQ23 - U22
DQ24 - Y21
DQ25 - AA22
DQ26 - AB21
DQ27 - U18
DQ28 - U14
DQ29 - V15
DQ30 - W15
DQ31 - Y15
DQ32 - D18
DQ33 - E19
DQ34 - E20
DQ35 - F19
DQ36 - F20
DQ37 - G19
DQ38 - G20
DQ39 - H19
DQ40 - G21
DQ41 - G22
DQ42 - H21
DQ43 - H22
DQ44 - J21
DQ45 - J22
DQ46 - K21
DQ47 - K22
DQ48 - L19
DQ49 - M20
DQ50 - M19
DQ51 - N20
DQ52 - N19
DQ53 - P20
DQ54 - P19
DQ55 - R20
DQ56 - T20
DQ57 - T19
DQ58 - U20
DQ59 - U19
DQ60 - V20
DQ61 - V19
DQ62 - R18
DQ63 - T18

A0 - E17
A1 - F18
A2 - G18
A3 - J20
A4 - K19
A5 - K20
A6 - U21
A7 - R19
A8 - V22
A9 - V21
A10 - W22
A11 - P18
A12 - M17
BA0 - M18
BA1 - N18

DQMB0 - E15
DQMB1 - E16
DQMB2 - W21
DQMB3 - Y22
DQMB4 - H20
DQMB5 - J19
DQMB6 - N17
DQMB7 - P17

CLK0 - U12 & V12
CKE0 - J17
CLK1 - U11 & V11
CKE1 - L17

/CAS - K17
/RAS - L20
/WE - L21
/CS0 - M21
/CS1 - N22
D0 - V6
D1 - V7
D2 - W7
D3 - Y7
D4 - Y16
D5 - W16
D6 - V16
D7 - V17
D8 - N8
D9 - M6
D10 - P6
D11 - P5
D12 - T5
D13 - R5
D14 - U5
D15 - U3

A0 - M2
A1 - N1
A2 - N2
A3 - P1
A4 - P2
A5 - M3
A6 - N3
A7 - R1
A8 - U2
A9 - V1
A10 - R4
A11 - R3
A12 - V2
A13 - A7
A14 - T4
A15 - T3
A16 - Y2
A17 - R2
A18 - N4
A19 - P3
A20 - M4
A21 - P4
A22 - W2
A23 - Y1

/RST - T2
/CE - N5
/WE - U1
/OE - M5
/RY - T1
1 - 3.3V
2 - 3.3V
3 - 3.3V
4 - 3.3V
5 - U4
6 - GND
7 - V4
8 - V3
9 - AB2
10 - AA1
11 - GND
12 - GND
13 - GND
14 - V8
15 - W8
16 - Y8
17 - U9
18 - V9
19 - GND
20 - GND
21 - W9
22 - W10
23 - U10
24 - V10
25 - Y10
26 - AA11
27 - GND
28 - GND
29 - W11
30 - GND
31 - Y12
32 - W13
33 - AA12
34 - Y13
35 - GND
36 - GND
37 - 2.5V
38 - 2.5V
39 - 2.5V
40 - 2.5V
1 - GND
2 - GND
3 - C7
4 - D7
5 - E7
6 - E8
7 - C8
8 - D8
9 - GND
10 - GND
11 - E9
12 - F9
13 - D10
14 - D9
15 - E10
16 - F10
17 - GND
18 - GND
19 - B11
20 - C10
21 - C11
22 - D11
23 - E11
24 - F11
25 - GND
26 - GND
27 - F12
28 - E12
29 - C13
30 - B12
31 - F13
32 - E13
33 - GND
34 - GND
35 - D14
36 - D13
37 - F14
38 - E14
39 - 5V
40 - C15



 SRAM - FPGA-Pin    FT245 - FPGA-Pin    Taster - FPGA-Pin    Clock - FPGA-Pin 
D0 - G5
D1 - H5
D2 - J6
D3 - H2
D4 - E2
D5 - D1
D6 - D2
D7 - C1

A0 - E4
A1 - E3
A2 - F4
A3 - F3
A4 - G4
A5 - J2
A6 - J1
A7 - K2
A8 - K1
A9 - L2
A10 - G1
A11 - G2
A12 - F1
A13 - F2
A14 - E1
A15 - F5
A16 - E6
A17 - D5
A18 - D6

/CE - G3
/OE - C2
/WE - H1
D0 - L6
D1 - K6
D2 - L5
D3 - K5
D4 - J5
D5 - L3
D6 - L4
D7 - K3

SI/WU - H4
/RXF - H3
/TXE - J4
/RD - K4
WR - J3
Taster 1 - V14
Taster 2 - U13
Taster 3 - V13
Taster 4 - W14
60 MHz - W12
USER - Y11
156.25 MHz - C12 & D12
2005 - 2017 Valerij Matrose