Projekte Virtex II Pro Board

SDRAM-Test

Dieses PowerPC System führt einen ausführlichen Test des SDRAM Speichers durch. Dieser Test ist auch standardmäßig in Konfigurationsspeicher #1 im Flash gespeichert. Download: EDK Projekt, FPGA Bitstream.

USB-Demo

Demonstration des USB Kontrollers auf der VHDL-Ebene. Beim drücken eines Tasters wird entsprechende Meldung über USB ausgegeben. Download: ISE Projekt, FPGA Bitstream.

FPGA Configuration über Master SelectMAP

Die Konfiguration des Virtex II PRO Bausteins erfolgt in dem "Master SelectMAP" Modus. Die Aufgabe der fortlaufenden Adressgenerierung und Flashansteuerung übernimmt der XC9572XL CPLD. Nach der Konfiguration wird der Flash Baustein dauerhaft in den 16-Bit Modus umgeschaltet. Download: ISE Projekt, CPLD Bitstream.

OPB IP Core für FT245

Zur Ein- und Ausgabe mit "printf" und "scanf" Funktionen über USB Schnittstelle wurde eine OPB Komponente mit den zugehörigen Treibern für Microblaze geschrieben. Diese steht hier zum freien Download: opb_usb_ft245_v1_00_b. Diese Komponente kann von jedermann für kommerzielle und nicht kommerzielle Zwecke benutzt werden. Die einzige Nutzungsbedienung ist ein Hinweis bzw. ein Link auf diese Seite.